# VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM **GEBIET DES PATENTWESENS**

REC'D 1 4 JUN 2006

PCT

# INTERNATIONALER VORLÄUFIGER BERICHT ÜBE HER **PATENTIERBARKEIT**

(Kapitel II des Vertrags über die internationale Zusammenarbeit auf dem Gebiet des Patentwesens)

Aktenzeichen des Anmelders oder Anwalts D7500044WO			WEITERES VORGI	EHEN	siehe Formblatt PCT/IPEA/416		
Internationales Aktenzeichen PCT/DE2005/000268			Internationales Anmelde 16.02.2005	datum <i>(Tag/Monat/Jahr)</i>	Prioritätsdatum (Tag/Monat/Jahr) 20.02.2004		
Internationale Patentklassifikation (IPC) oder nationale Klassifikation und IPC							
INV. H01L23/485 H01L23/482 H01L27/02 H01L29/417 H01L29/861							
1144.110.1220,100.110.122.102.110.1223.11.110.1223.11.							
Anmelde	r			, , , , , , , , , , , , , , , , , , , ,			
ZENTRUM MIKROELEKTRONIK DRESDEN AG							
int	I. Bei diesem Bericht handelt es sich um den internationalen vorläufigen Prüfungsbericht, der von der mit der internationalen vorläufigen Prüfung beauftragten Behörde nach Artikel 35 erstellt wurde und dem Anmelder gemäß Artikel 36 übermittelt wird.						
2. Di	. Dieser BERICHT umfaßt insgesamt 4 Blätter einschließlich dieses Deckblatts.						
3. AL	10 41"11.5						
1	a.   (an den Anmelder und das Internationale Büro gesandt) insgesamt Blätter; dabei handelt es sich um						
	Blätter mit der Beschreibung, Ansprüchen und/oder Zeichnungen, die geändert wurden und diesem Bericht zugrunde liegen, und/oder Blätter mit Berichtigungen, denen die Behörde zugestimmt hat (siehe Regel 70.16 und Abschnitt 607 der Verwaltungsvorschriften).						
					unkt 4 und im Zusatzfeld angegebenen		
	<ul> <li>Blätter, die frühere Blätter ersetzen, die aber aus den in Feld Nr. 1, Punkt 4 und im Zusatzfeld angegebenen Gründen nach Auffassung der Behörde eine Änderung enthalten, die über den Offenbarungsgehalt der internationalen Anmeldung in der ursprünglich eingereichten Fassung hinausgeht.</li> </ul>						
b.	angeben) elektronis	. der/die ein Sed	uenzprotokoll und/oder	die dazugehörigen Tab	der/des elektronischen Datenträger(s) ellen enthält/enthalten, nur in angegeben (siehe Abschnitt 802 der		
4. Di	ieser Bericht en	ithält Angaben zu	ı folgenden Punkten:				
	Feld Nr. I	Grundlage des l	Berichts				
	Feld Nr. II	Priorität					
	Feld Nr. III	Keine Erstellung Anwendbarkeit	g eines Gutachtens übe	r Neuheit, erfinderische	Tätigkeit und gewerbliche		
	Feld Nr. IV	Mangelnde Einh	neitlichkeit der Erfindung	9			
	Feld Nr. V	Begründete Fes und der gewerb	tstellung nach Arikel 35 lichen Anwendbarkeit; l	(2) hinsichtlich der Neu Jnterlagen und Erklärun	heit, der erfinderischen Tätigkeit ngen zur Stützung dieser Feststellung		
	Feld Nr. VI	Bestimmte ange	eführte Unterlagen				
	Feld Nr. VII	Bestimmte Män	gel der internationalen <i>i</i>	Anmeldung			
	Feld Nr. VIII	Bestimmte Bem	erkungen zur internatio	nalen Anmeldung			
Datum d	er Einreichung de	es Antrags	A	Datum der Fertigstellung	dieses Berichts		
	Ū	· ·					
05.01.2006				13.06.2006			
Name und Postanschrift der mit der internationalen vorläufigen			onalen vorläufigen	Bevollmächtigter Bedien:	steter		
Prüfung beauftragten Behörde					Section 11 it		
1	D-80298 M	ünchen	ES anmu d	Kuchenbecker, J	spason O		
Tel. +49 89 2399 - 0 Tx: 523656 epmu d Fax: +49 89 2399 - 4465			oo epina a	Tel. +49 89 2399-5733	Sun Botomo a millo . stilled		
1							

# INTERNATIONALER VORLÄUFIGER BERICHT ÜBER DIE PATENTIERBARKEIT

Internationales Aktenzeichen PCT/DE2005/000268

	Felc	l Nr. I	Grundlage des Berichts		
1.	Hins	sichtlich	h der <b>Sprache</b> beruht der Bescheid auf		
	☐ der internationalen Anmeldung in der Sprache, in der sie eingereicht wurde.				
		es sich	Übersetzung der internationalen Anmeldung in die folgende Sprache, bei der h um die Sprache der Übersetzung handelt, die für folgenden Zweck eingereicht worden ist: ernationale Recherche (nach Regeln 12.3 a) und 23.1 b)) röffentlichung der internationalen Anmeldung (nach Regel 12.4 a))		
			ernationale vorläufige Prüfung (nach Regeln 55.2 a) und/oder 55.3 a))		
2.	Hinsichtlich der <b>Bestandteile</b> * der internationalen Anmeldung beruht der Bericht auf ( <i>Ersatzblätter, die dem Anmeldeamt auf eine Aufforderung nach Artikel 14 hin vorgelegt wurden, gelten im Rahmen dieses Berichts als "ursprünglich eingereicht" und sind ihm nicht beigefügt):</i>				
	Bes	chreibu	ung, Seiten		
	1-10		eingegangen am 09.12.2005 mit Schreiben vom 05.12.2005		
	Ans	prüche	e, Nr.		
	1-5		eingegangen am 09.12.2005 mit Schreiben vom 05.12.2005		
	Zeic	Zeichnungen, Blätter			
	1/4-4	1/4	in der ursprünglich eingereichten Fassung		
	□ Seq		n Sequenzprotokoll und/oder etwaigen dazugehörigen Tabellen - siehe Zusatzfeld betreffend das rotokoll		
3.		_	und der Änderungen sind folgende Unterlagen fortgefallen:		
		☐ Ans	eschreibung: Seite		
		☐ Se	ichnungen: Blatt/Abb. equenzprotokoll <i>(genaue Angaben)</i> :		
			vaige zum Sequenzprotokoll gehörende Tabellen <i>(genaue Angaben)</i> :		
4.	Auff	elistete	r Bericht ist ohne Berücksichtigung (von einigen) der diesem Bericht beigefügten und nachstehend en Änderungen erstellt worden, da diese aus den im Zusatzfeld angegebenen Gründen nach g der Behörde über den Offenbarungsgehalt in der ursprünglich eingereichten Fassung hinausgehen 2 c)).		
			eschreibung: Seite esprüche: Nr.		
		☐ Zei	uichnungen: Blatt/Abb. equenzprotokoll <i>(genaue Angaben)</i> :		
			waige zum Sequenzprotokoll gehörende Tabellen <i>(genaue Angaben)</i> :		
	* "er		Punkt 4 zutrifft, können einige oder alle dieser Blätter mit der Bemerkung t" versehen werden.		

### INTERNATIONALER VORLÄUFIGER BERICHT ÜBER DIE PATENTIERBARKEIT

Internationales Aktenzeichen PCT/DE2005/000268

Feld Nr. V Begründete Feststellung nach Artikel 35 (2) hinsichtlich der Neuheit, der erfinderischen Tätigkeit und der gewerblichen Anwendbarkeit; Unterlagen und Erklärungen zur Stützung dieser Feststellung

1. Feststellung

Neuheit (N)

Ja: Ansprüche 1-5

Nein: Ansprüche

Erfinderische Tätigkeit (IS)

Ja: Ansprüche 1-5

Nein: Ansprüche

Gewerbliche Anwendbarkeit (IA)

Ja: Ansprüche: 1-5

Nein: Ansprüche:

2. Unterlagen und Erklärungen (Regel 70.7):

siehe Beiblatt

## INTERNATIONALER VORLÄUFIGER BERICHT ZUR PATENTIERBARKEIT (BEIBLATT)

Internationales Aktenzeichen

PCT/DE2005/000268

#### Zu Punkt V

Begründete Feststellung hinsichtlich der Neuheit, der erfinderischen Tätigkeit und der gewerblichen Anwendbarkeit; Unterlagen und Erklärungen zur Stützung dieser Feststellung

D1: US-A-5 594 266 (BEIGEL ET AL) 14. Januar 1997 (1997-01-14)

#### Anspruch 1:

Das Dokument D1 wird als nächstliegender Stand der Technik gegenüber dem Gegenstand des Anspruchs 1 angesehen. Es offenbart eine Anordnung mit einer Planardiode zum Schutz von Halbleiterschaltkreisen gegen elektrostatische Entladungen.

Der Gegenstand des Anspruchs 1 unterscheidet sich von dem aus D1 bekannten dadurch, dass in Anspruch 1 in einer gemeinsamen ersten Elektrode mehrere Planardioden mit jeweils einer zweiten Elektrode, die von der ersten Elektrode umschlossen werden, angeordnet sind. Der Gegenstand des Anspruchs 1 ist somit neu (Artikel 33(2) PCT).

Die mit der vorliegenden Erfindung zu lösende Aufgabe kann darin gesehen werden, dass parasitäre Ströme in benachbarte Schaltungsteile verhindert werden, welches eine Verbesserung des Latch-up-Verhaltens des Bauelements zur Folge hat. Dies wird gelöst, indem die äußere gemeinsame Elektrodenfläche ein geschlossenes Netzwerk darstellt. Im Dokument D1 findet sich kein Anreiz, ein Array aus mehreren Planardioden derart zu gestalten. Die in Anspruch 1 der vorliegenden Anmeldung für diese Aufgabe vorgeschlagene Lösung beruht aus diesem Grunde auf einer erfinderischen Tätigkeit (Artikel 33(3) PCT).

#### Ansprüche 2-5:

Die Ansprüche 2-5 sind vom Anspruch 1 abhängig und erfüllen damit ebenfalls die Erfordernisse des PCT in Bezug auf Neuheit und erfinderische Tätigkeit.

30

35.

# Anordnung zum Schutz von Halbleiterschaltkreisen gegen elektrostatische Entladungen

Die Erfindung betrifft eine Anordnung zum Schutz von Halbleiterschaltkreisen gegen elektrostatische Entladungen, mit einer Planardiode, bei der die Elektroden jeweils durch eine Vielzahl von Kontakten kontaktiert sind und die Kontakte über Metallschichten mit der Betriebspannung, einem Ein-/Ausgangspad oder der Masse verbunden sind.

Sowohl im Fertigungsprozess als auch bei einem nachfolgenden Einbau in eine übergeordnete Schaltungsanordnung, sowie dem Betrieb der integrierten Schaltung, ist diese unvermeidbaren Umwelteinflüssen ausgesetzt, zu denen beispielsweise elektrostatische Entladungen (ESD = electrostatic discharge) gehören.

Elektrostatische Ladungen entstehen durch Reibung zwischen verschiedenen Materialien und können Potentiale von mehreren kV einem Ladungsträger aufbauen. Bei einem Kontakt des Ladungsträgers, beispielsweise mit einem Pin des integrierten Bauelementes, fließt die gespeicherte Ladung Nanosekundenbereich ab und erzeugt dabei kurzzeitig Ströme bis den Amperebereich. Dieser Strom muss durch die ESD-Schutzschaltung und die entsprechenden Leiterbahnen abgeleitet werden. Die Auslegung dieser Strombahn begrenzt den ESD-Schutz in der Weise, dass durch das Überschreiten einer zulässigen Stromdichte zum Entladungszeitpunkt eine Zerstörung von Teilen

der integrierten Schaltung infolge thermischer Überlastung entsteht. Da sich die Stromdichten der ESD-Entladung mit kleineren Strukturabmessungen vergrößern, gewinnt die ESD-Problematik mit zunehmender Integrationsdichte der integrierten Schaltungen an Bedeutung.

Eine aus dem Stand der Technik bekannte Maßnahme zum Schutz gegen elektrostatische Entladungen ist das Zuschalten von Schutzdioden zwischen das Ein-/Ausgangspad und dem Potential VDD sowie der Masse VSS. Die Zuschaltung erfolgt derart, dass die erste Schutzdiode mit der Kathode am Potential VDD und der Anode am Ein-/Ausgangspad und die zweite Schutzdiode mit der Kathode am Ein-/Ausgangspad und der Anode am Potential VSS angeschlossen ist.

15

20

25

30

10

Zur Einhaltung der Qualitätsanforderungen an moderne IC's existieren verschiedene Teststandards. Das zurzeit übliche Human-Body-Model-Testverfahren (HBM) wird mehr und mehr vom Charge-Device-Model-Testverfahren (CDM) abgelöst. Testverfahren stellt erhöhte Anforderungen die an Stromfestigkeit der ESD-Schutzelemente. Die Strombelastung ist etwa um den Faktor 10 größer als beim HBM-Test. Zeitspanne des Stromimpulses beim CDM-Test kleiner als 1ns ist, findet praktisch eine adiabatische Erwärmung durch Stromfluss statt. Somit wird für die Stromableitung bei einem CDM-Testverfahren mit 1kV Hochspannungsentladung wesentlich mehr Chipfläche benötigt als bei einem HBM-Testverfahren mit 4kV. Infolge dieses Mehrbedarfs an Chipfläche verliert man einen Teil der durch eine Strukturverkleinerung gewonnenen Chipfläche. Bei einem CDM-Testverfahren nimmt Entladestromstärke durch eine Schutzdiode stark zu, was eine Vergrößerung der Diodenfläche zur Folge hat.

Mit der Zunahme der Stromstärke und der Strukturverkleinerung, 35 welche eine höhere Integrationsdichte zur Folge hat, wird das Latch-up-Verhalten der Anordnung immer kritischer. Bedingt

35

durch die große, beispielsweise von einem Anodenring umgebene, Kathodenfläche wird ein Substratstrom erzeugt, der tief in das Substrat eindringt und somit nicht vollständig durch die Anode aufgenommen werden kann. Dieser Strom kann dann eine Fehlfunktion in benachbarten integrierten Strukturen auslösen.

Aus der US 5,594,266 ist eine Anordnung einer Schutzdiode zum Schutz von Halbleiterschaltkreisen gegen elektrostatische Entladungen bekannt, wobei die Anordnung aus einer Planardiode mit zwei Elektroden besteht bei der die Elektroden jeweils 10 kontaktiert sind und die durch Kontakte Kontakte Metallebenen mit der Betriebsspannung, einem Pad oder der Masse verbunden sind, wobei die Planardiode aus einer ersten inselförmigen Elektrode besteht, die von einer zweiten Elektrode umschlossen wird, und wobei die Kontakte der ersten 15 Elektrode mit einer ersten Metallebene und die Kontakte der zweiten Elektrode mit einer zweiten Metallebene kontaktiert sind.

Der Nachteil dieser Anordnung besteht darin, dass infolge der 20 hohen Anforderungen an die Schutzdiode (Strombelastung) eine größere Chipfläche für die Diode benötigt wird. Mit der Zunahme der Stromstärke und der Strukturverkleinerung, welche eine höhere Integrationsdichte zur Folge hat, wird aber das Latch-25. up-Verhalten der Anordnung immer kritischer. Bedingt durch die große, beispielsweise von einem Anodenring umgebene, Kathodenfläche wird ein Substratstrom erzeugt, der tief in das Substrat eindringt und somit nicht vollständig durch die Anode aufgenommen werden kann. Dieser Strom kann dann Fehlfunktion in benachbarten integrierten Strukturen auslösen. . 30

Aus der US 6,518,604 ist eine Schutzdiode mit langen Anodenund Kathodenstreifen bekannt. Diese Anordnung gewährleistet, dass der im Substrat entstehende Strom an der Oberfläche abgesaugt wird und nicht tief in das Substrat eindringen kann. Bei dieser Art der Diode ist der Stromfluss durch den . 5

10

Diodenrand größer als der Strom durch die Grundfläche.

Der Nachteil dieser Anordnung besteht in einem erhöhten Flächenbedarf, da die Aufteilung in Diodenfinger infolge des notwendigen Abstands zwischen Anoden- und Kathodenkontaktgebieten zusätzliche Chipfläche erfordert. Außerdem werden die Randstücke der Diodenfinger nicht für die Stromableitung genutzt. Für lange Finger muss die Dimensionierung der Metallleitungen für die einzelnen Anoden- und Kathodenleitungen der Stromdichte angepasst werden. Diese Anpassung erfordert, unter der Einhaltung von Designregeln, einen weiteren Platzbedarf.

Aus der DE 197 46 620 ist eine Halbleiterdiode mit zwei Elektroden, die Kathode und Anode bilden bekannt, wobei mindestens eine der Elektroden gekrümmt ist, und die Oberfläche der anderen Elektrode höchstens 20% des Produkts aus Breite der anderen Elektrode und der inneren Randlänge der gekrümmten Elektrode beträgt.

20

25

Aus der US 2002/0088978 ist ein Verfahren zur Herstellung eines Substrates bekannt, welches in Reihen und Spalten angeordnete aktive Elemente enthält. Wobei jedes einzelne Element mit einem TFT-Transistor verbunden ist, welcher eine mit der zugehörigen Reihenleitung verbundene Gatterelektrode und mit der entsprechenden Reihenleitung verbundene Source- und Drain-Anschlüsse aufweist. Eine ESD-Schutzschaltung ist mit mindesten einer Reihenleitung zum Schutz des TFT-Transistors gegen elektrostatische Aufladung verbunden.

30

35

Der Erfindung liegt somit die Aufgabe zugrunde, eine Anordnung einer Schutzdiode zum Schutz von Halbleiterschaltkreisen gegen elektrostatische Entladungen zu schaffen, mit der ein verbesserter ESD-Schutz mit einer optimalen Chipflächennutzung und einem verbesserten Latch-up-Verhalten erreicht wird.

Gemäß der Erfindung wird die Aufgabe bei einer Anordnung einer Schutzdiode zum Schutz von Halbleiterschaltkreisen gegen elektrostatische Entladungen der eingangs genannten Art dadurch gelöst, dass in einer gemeinsamen ersten Elektrode mehrere Planardioden mit jeweils einer zweiten inselförmigen Elektrode, die von der ersten Elektrode umschlossen werden, angeordnet sind, dass die Kontakte der Elektrode mit einer ersten Metallebene und die Kontakte der Elektrode mit einer darüber liegenden zweiten Metallebene kontaktiert sind.

10

15

20

Die Realisierung von Dioden auf Wafern wird vorzugsweise in der Form einer Planardiode mit einem großen Flächenquerschnitt des pn-Übergangs ausgeführt. Gemäß der erfinderischen Lösung ist eine erste Elektrode in der Fläche der zweiten Elektrode eingebettet. wobei die inselförmige Elektrode · erste beispielsweise kreisförmige oder rechteckige eine aufweist. Beide Elektroden sind jeweils mit verschiedenen darüber liegenden Metallebenen durch eine Vielzahl Kontakten elektrisch leitend verbunden. Durch die Verwendung einer Vielzahl von parallel geschalteten, elektrisch leitenden Kontakten werden Widerstandsschwankungen der Einzelkontakte ausgeglichen und die Stromdichte in der Zuleitung reduziert.

In einer Ausgestaltung der Erfindung ist vorgesehen, dass 25 mehrere Planardioden nebeneinander angeordnet sind.

In einer weiteren Ausgestaltung der Erfindung ist vorgesehen, dass mehrere Planardioden in einem Array angeordnet sind.

- Diese Anordnung beispielsweise mehrerer Kathodeninseln in einer gemeinsamen Anodenfläche kann in einer Reihe, in einer Spalte, einer Kombination aus der Reihen- und der Spaltenanordnung sowie in der Form eines Arrays erfolgen.
- In einer besonderen Ausführung der Erfindung ist vorgesehen, dass die Planardioden zu einer Funktionseinheit zusammengeschaltet sind.

15

Vorzugsweise sind die Planardioden in einer Parallelschaltung zu einer Schutzdiode, welche für eine zu einem zuverlässigen ESD-Schutz erforderlichen Strombelastung dimensioniert ist, zusammengeführt. Die so erzeuget Schutzdiode kann auch aus mehreren zusammengeschalteten Planardiodenreihen und/oder Planardiodenspalten oder mehreren Arrays bestehen.

- Technologiebedingt wird zur Kontaktierung der Elektroden eine Vielzahl von Kontakten verwendet. Unter Beachtung des Leitungswiderstandes und der Strombelastbarkeit des Kontakts kann bei entsprechender Dimensionierung nur ein Kontakt, zur Verbindung einer Elektrode mit einer Metallebene, genutzt werden.
  - In einer Ausführung der Erfindung ist vorgesehen, dass die inselförmige Elektrode eine kreisförmige oder eine n-eckige Form aufweist.
- Die Form der inselförmigen Elektrode kann beispielsweise an eine verwendete Herstellungstechnologie angepasst werden. Die Elektrode kann sowohl eine kreisförmige als auch eine eckige Form, mit einer beliebigen Eckenanzahl, aufweisen.
- 25 Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels näher erläutert werden. In den zugehörigen Zeichnungen zeigt
- Fig. 1 eine ESD-Schutzschaltung mit zwei Schutzdioden aus dem Stand der Technik,
  - Fig. 2 eine Darstellung der untersten Layoutebene der erfindungsgemäßen Schutzdiode,
- 35 Fig. 3 eine Darstellung der Verbindung der Anoden- und Kathodenflächen mit der darüber liegenden ersten Metallebene,

10

- Fig. 4 eine Darstellung der ersten Metallebene mit Via-Kontakten und
- Fig. 5 eine Darstellung der zweiten Metallebene mit Via-Kontakten.

In der Figur 1 ist eine ESD-Schutzschaltung mit zwei Schutzdioden 1 aus dem Stand der Technik dargestellt. Mit dieser Anordnung wird die interne Schaltung 2 vor elektrostatischen Entladungen an einem der Input-PAD's 3 geschützt. Die erfinderische Lösung kann in beiden Schutzdioden 1 Anwendung finden.

Einen für eine Flächenoptimierung verbesserten Diodenentwurf, einer als Planardiode ausgeführten Diode, erzielt man, wenn die 15. Diode nicht in Anoden- und Kathodenstreifen unterteilt, sondern eine Anodenfläche 4 mit einer darin eingebetteten Kathodeninseln 5 verwendet wird. Eine Anordnung der Planariode mit einer Anodeninsel in einer Kathodenfläche ist ebenfalls 20 möglich. Mit dieser Lösung kann die Fläche der Kathodeninsel 5, die Anodenfläche 4, der Rand der Kathodeninsel 5, die Anzahl der Kontakte 6 sowohl in der Kathodeninsel 5 als auch in der Anodenfläche 4 und die Metallbahnbreiten so optimal aufeinander abgestimmt werden, dass bei einer Zusammenschaltung mehrerer Planardioden zu einer Schutzdiode 1 jedes Planardiodenelement 25 der gleichen Strombelastung standhält. Durch Wahlmöglichkeiten in Bezug auf Form und Größe der Insel 5 kann ein flächenoptimierter Entwurf gefunden werden. Durch die Unterteilung der Schutzdiode 1 in kleine Teilflächendioden wird ein signifikanter Substratstrom zu benachbarten Chipelementen 30 verhindert. Je nach vorhandenem Platz im Layout kann die Struktur, der aus mehreren Planardioden bestehenden Schutzdiode quadratisch, rechteckig oder in mehrere Teilstrukturen aufgeteilt ausgeführt werden. 35

Gemäß der erfinderischen Lösung ist die Kathodeninsel 5 in einer achteckigen Form mit Winkeln von jeweils 45 Grad ausgeführt. Eine andere geometrische Form, beispielsweise eine

kreisförmige oder quadratische Form, ist ebenfalls möglich. Zur Gewährleistung eines gleichmäßig verteilten Stromflusses durch alle Inseln 5 ist deren Größe, geometrische Form, Einbettung und die Kontaktierung 6 der Inseln 5 jeweils gleich auszuführen. Pro Insel 5 werden beispielsweise 10 Kontakte 6 5 verwendet, Widerstandsschwankungen der Kontakte auszugleichen. Die Stromzuleitung zu den Inseln 5 erfolgt über Kontakte 6 zu einer darüber liegenden ebenfalls inselförmigen Metallplatte in der ersten Metallebene 7 und nachfolgend weiter über Via's zu einer darüber liegenden zweiten Metallebene 8, in 10 der die Teilströme der Inseln 5 zusammengefasst werden. Somit ist gewährleistet, dass der Gesamtdurchlassstrom gleichmäßig auf alle parallel geschalteten Inseln 5 aufgeteilt wird. Da sich die zweite Metallebene 8 großflächig über die gesamte Diodenfläche erstreckt, stellt die Stromdichte in dieser 15 Metallebene 8 keine Begrenzung für den möglichen Strom durch die Dioden dar. Die Elektrodenfläche 4, in der die Inseln 5 eingebettet werden, füllt die Gebiete zwischen den Inseln 5, unter Einhaltung minimaler Designregeln aus. beispielsweise die Anodenfläche 4 mindestens gleich groß der 20 Summe der Kathodeninselfläche sein, damit keine Substratströme zu anderen Chipelementen auftreten können. Weiterhin muss die Verteilung der Kathodeninseln 5 zum Rand der Anodenfläche 4 abnehmen, um die Stromdichte in der ersten Metallebene 7, 25 welche die Anodenzuleitung darstellt, annähernd konstant zu halten. Die Anbindung der Anodenfläche 4 erfolgt ebenfalls durch Kontakte 6 zu der erste Metallebene 7, wobei Überlappung der Metallebene 7 an den Außenseiten notwendig ist, und dadurch ein vierseitiger Anschluss der Anodenfläche 4 über 30 die erste Metallebene 7 an eine zugehörige Leitung möglich wird.

In den Figuren 2 bis 5 ist eine Umsetzung der erfindungsgemäßen Anordnung in verschiedenen, übereinander liegenden Layoutebenen dargestellt. Die unterste Ebene ist in der Figur 2 dargestellt. In dieser Ebene sind die Kathodeninseln 5 und die Anodenfläche 4 im Siliziumsubstrat dargestellt. Sowohl die Kathodeninseln 5 als auch die Anodenfläche 4 sind mit Kontaktstöpseln 6 für den

Anschluss an die erste Metalleben 7 bestückt.

In der Figur 3 ist die Verbindung der Kathodeninseln 5 und der Anodenfläche 4 mit der darüber liegenden ersten Metallebene 7 dargestellt. Alle Anodenanschlüsse werden auf eine gemeinsame 5 Metallplatte in der ersten Metallebene 7 geführt, die dann an allen Seitenrändern beispielsweise mit dem GND-Bus verbunden wird. Die Metallflächen über den Inseln 5 sind in der ersten Metallebene 7 sowohl zueinander als auch gegenüber restlichen Metallfläche der gleichen Ebene isoliert und werden 10 durch Kontakte 6 von der ersten Metallebene 7 nach oben zu der darüber liegenden zweiten Metallebene 8 verbunden. Derartige Kontakte 6 werden auch als Via's bezeichnet.

15 In der Figur 4 ist die erste Metallebene 7 mit den Via-Kontakten dargestellt. Diese Via-Kontakte werden dann mit der zweiten Metallebene 8 verbunden.

In der Figur 5 ist die zweite Metallebene 8 mit den verbundenen Via-Kontakten dargestellt. Diese Metallebene 8 wird hinreichend groß dimensioniert, so dass sie keine Schädigung nach einer Strombelastung durch eine elektrostatische Entladung aufweist. Die Anbindung, beispielsweise an ein Input-PAD, erfolgt über diese Metallebene 8.

Anordnung zum Schutz von Halbleiterschaltkreisen gegen elektrostatische Entladungen

# Bezugszeichenliste

- 15 1 Schutzdiode
  - 2 Interne Schaltung
  - 3 Input PAD
  - 4 Anodenfläche
  - 5 Kathodeninsel
- 20 6 Kontakt
  - 7 erste Metallebene
  - 8 zweite Metallebene

25

Anordnung zum Schutz von Halbleiterschaltkreisen gegen elektrostatische Entladungen

#### Patentansprüche

- 1. Anordnung zum Schutz von Halbleiterschaltkreisen gegen 15 elektrostatische Entladungen, mit einer Planardiode mit zwei Elektroden, bei der die Elektroden jeweils durch eine Vielzahl von Kontakten kontaktiert sind und die Kontakte über Metallebenen mit der Betriebspannung, einem PAD oder 20 der Masse verbunden sind, dadurch gekennzeichnet, dass in einer gemeinsamen ersten Elektrode (4)Planardioden mit jeweils einer zweiten inselförmigen Elektrode (5), die von der ersten Elektrode umschlossen werden, angeordnet sind, dass die Kontakte (6) 25 der Elektrode (5) mit einer ersten Metallebene (7) und die Kontakte (6) der Elektrode (4) mit einer darüber liegenden zweiten Metallebene (8) kontaktiert sind.
- Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass
   mehrere Planardioden nebeneinander angeordnet sind.
  - 3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass mehrere Planardioden in einem Array angeordnet sind.
- 4. Anordnung nach Anspruch 2 und 3, dadurch gekennzeichnet, dass die Planardioden zu einer Funktionseinheit zusammengeschaltet sind.

5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die inselförmige Elektrode (5) eine kreisförmige oder eine n-eckige Form aufweist.